Ingénieure/ingénieur R&D ASIC _PARIS

Le 17 mars

Critères de l'offre

  • Ingénieur R&D (H/F) , Ingénieur simulation (H/F)
  • Paris (75)
  • CDI
  • Temps Plein
  • Secteur : Informatique, Internet, Télécoms, Conseil en informatique
  • Domaines d'expertise : C++ , Asic

L'entreprise : Capgemini



Capgemini Engineering, leader mondial des services d'ingénierie, rassemble des équipes d'ingénieurs, de scientifiques et d'architectes pour aider les entreprises les plus innovantes dans le monde à libérer leur potentiel. Des voitures autonomes aux robots qui sauvent des vies, nos experts en technologies digitales et logicielles sortent des sentiers battus en fournissant des services uniques de R&D et d'ingénierie dans tous les secteurs d'activité. Rejoignez-nous pour une carrière pleine d'opportunités, où vous pouvez faire la différence et où aucun jour ne se ressemble.



Voir plus de contenus

Description du poste









L'objectif est de développer nos compétences pointues en semi-conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l'état de l'art (3nm, 18A).


Vos missions principales seront les suivantes : 




  • Définition et spécification d'architectures d'ASIC (Fonctionnelle et Testabilité)




  • Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.




  • Vérification de la modélisation dans un environnement ASIC (UVM, …)




  • Implémentation & simulation du Design For Test (DFT, ATPG)




  • Design physique du circuit jusqu'au GDSII (Synthèse, Placement,Routage, DRC, LVS)








Description du profil





Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)


Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)


Conception de module RTL (IP) et intégration-création de Top


Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM)


Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG



Salaire et avantages

Salaire : Salaire selon profil


Référence : 1743152 43246244

Créez votre profil pour postuler à cette offre